本文使用VHDL语言设计10进制减法计数器，附带清零和置数功能。将项目分为分频器、计数器、数码管三个部分，采用元器件例化的方式，自顶向下设计。 目录一、代码1.1 顶层文件1.2 分频器1.3 计数器1.4 数码管二、...
本文使用VHDL语言设计10进制减法计数器，附带清零和置数功能。将项目分为分频器、计数器、数码管三个部分，采用元器件例化的方式，自顶向下设计。 目录一、代码1.1 顶层文件1.2 分频器1.3 计数器1.4 数码管二、...
Verilog HDL 之 十进制加减法计数器 一、原理 上面的一个实验我们介绍了二进制计数器, 这个实验我们介绍非二进制计数器。在非二进制计数器中我们最常用的就是十进制计数器。下面设计一个8421码十进制计数器为例...
同步10进制减法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
移位寄存器和计数器
使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。
4、设计实现四位二进制减法计数器（缺0000 0001 0010） 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、...
用T触发器构成的同步2进制减法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
标签： 数字电路
本电路实现了同步五进制减法计数器的功能: 电路能准确地按照五进制减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
用T'触发器74LS76构成的异步二进制减法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
74ls74（D触发器）做四进制加/减法器、一百/十进制减法器
标签： 报告
六进制同步减法计数器数字电子设计报告实现了用最少的元器件实现要求功能。
四位二进制减法计数器 电子计数器电路仿真
数电课程设计-四位二进制减法计数器目录：一.课程设目的 1 二.课设题目实现框图 1 2 三.实现过程 1 3 1.VHDL 1 13 1.1建立工程 1 13 1.2VHDL源程序 6 3 1.3编译及仿真过程 8 3 1.4引脚锁定及下载 11 3 ...
标签： 数电
通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。 增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。扩展知识面。使自己对所学知识有一个总括的把握。
数字逻辑电路 IC25_74LS193 双时钟同步十六进制加减法计数器.doc 学习资料 复习资料 教学资源
十四进制减法同步计数器.pdf
基于D触发器的异步八进制加法计数器的设计.pdf
用T'触发器构成的异步二进制加法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
用两种思路实现了异步八进制加法计数器的功能. 第一种思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器). 第二种思路师从课本, 虽然最终能实现功能, 但求解的时钟...
本电路实现了异步十进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
标签： 资料
三位二进制减法计数器.doc
异步时序逻辑电路分析步骤: (1)列方程组: ①时钟方程, ②激励方程,③次态方程. (2)绘制状态表. 绘制状态表时的思路与同步时序逻辑电路有些许不同: 要根据每个触发器的时钟方程来填充状态表....
标签： 资料
三位二进制减法计数器设计.doc
EDA实验二 含异步清零和同步使能的十进制加减法计数器.docxEDA实验二 含异步清零和同步使能的十进制加减法计数器.docx
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
标签： 资料
三位二进制减法计数器的设计.doc
数字逻辑电路 IC28_CC14522 同步十进制减法计数器.doc 学习资料 复习资料 教学资源
mutisim仿真如下。
mutisim仿真如下。
使用74190接成同步100进制减法计数器, 要使2片74190都在做减法运算, 那么两片74190的U/D'引脚须置为高电平. 由于我们暂时不需要使用74190的预置数功能, 故将两片74190的LOAD'引脚都置为高电平. 这里我仿照之前用...